タグ: #chip-design

← すべての記事

• ハードウェアHDLとチップ設計 2026 — SystemVerilog / Chisel / SpinalHDL / Amaranth / Yosys / Verilator / TinyTapeout / OpenROAD 深掘りガイド

  2026年のハードウェア記述言語（HDL）とチップ設計の風景は多層的だ。業界標準は依然としてVerilog/SystemVerilogだが、UC BerkeleyのChiselはBOOMやRocketといったRISC-Vコアの事実上の標準となり、SpinalHDLとAmaranth（旧nMigen）はScala/Python陣営の強力な代替として地位を確立した。オープンEDAではClifford WolfのYosys、Verilator

  2026-05-16 · 31 分で読めます #hdl#hardware-design#chip-design#verilog#systemverilog

• AI ハードウェア EDA & チップ設計 2026 完全ガイド — Cadence Cerebrus + JedAI · Synopsys DSO.ai + AgentEngineer · Siemens Calibre AI · ANSYS PathFinder · NVIDIA ChipNeMo · Google AlphaChip · OpenROAD 詳細解説 ♪ 聞けます

  2026 年の半導体産業は二つの曲線が交わる真ん中にいる。一方では 2nm GAA(Gate-All-Around)ノードの量産が本格化し、TSMC N2 · Samsung SF2 · Intel 18A · Rapidus 2nm がすべて同じ年に出荷ラインを立ち上げた。もう一方ではシニアデジタル設計エンジニアの供給が 30 年ぶりの最低水準を記録した。EDA 三大手 Cadence · Synopsys · Siemens はその

  2026-05-16 · 33 分で読めます #ai-eda#chip-design#cadence-cerebrus#synopsys-dso-ai#siemens-calibre